# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Japanese Laid-Open Patent

Laid-open No.

55-050664

Laid-Open Date

April 12, 1980

Application No.

53-124022

Filing Date

October 7, 1978

Inventor

Shumpei Yamazaki

7-21-21 Kitakarasuyama, Setagaya, Tokyo

Applicant

Semiconductor Energy Laboratory Co., Ltd.

#### SPECIFICATION

Title of Invention

A semiconductor device and the manufacturing method thereof

#### What is claimed:

- 1. A semiconductor device wherein a second insulated gate type field effect transistor having non-single crystal semiconductor at least in a part of its source, drain, or channel region, is provided on an upper layer of a first insulated gate type field effect transistor.
- 2. The semiconductor device of claim 1 wherein capacitors, resistors, or diodes are provided in, or on the same substrate.
- 3. The production method of a semiconductor device wherein an inert gas such as hydrogen, helium or neon, or a halogenide such as chlorine is activated by high frequency energy or microwave energy, and added to a P or a N-type non-single crystal semiconductor having an impurity of an opposite conductivity type at a concentration of  $2 \times 10^{19} \text{cm}^{-3}$  or less, during or after the formation thereof on a substrate.

# Detailed Description of the Present Invention

The present invention relates to a semiconductor device having non-single crystal semiconductor at least partially, and the manufacturing method thereof.

The present in Intion relates to an insulated gate type field effect transistor (hereinafter referred to as MIS-FET) wherein a non-single crystal semiconductor, such as amorphous or polycrystal, constitutes at least a part of the channel formation region under the gate insulator, and an inert gas such as hydrogen, helium, or neon, or a halogenide such as chlorine at a concentration of 0.1 mole% or more is added. The object of the present invention is to neutralize and eliminate the recombination centers of dangling bonds reside in the non-crystal semiconductor region, by foregoing method.

It is also purposed to set the mobility of electrons and holes to the same level of, or almost the same level as that of single crystal semiconductors.

The present invention aims to be able to form the second MIS-FET on or on the upper layer of; a semiconductor substrate which has a MIS-FET, a capacitor, and a resistor or a diode formed on it, a substrate which has an insulator formed on it, or a substrate which has the first MIS-FET formed on it.

The present invention relates to a semiconductor manufacturing method wherein an inert gas such as hydrogen(including deuterium), helium, or neon, or a halogenide such as chlorine kept in the ambient air at a pressure of  $10^{-2}$  mmHg or more, and the ambient gas thereof is activated by high-frequency or micro-wave energy to be add to a non-single crystal semiconductor device having P or N conductivity type and a impurity at a concentration of 2 x  $10^{19}$ cm<sup>-3</sup> or less, for example,  $10^{14}$  to  $10^{17}$ cm<sup>-3</sup>.

The semiconductor device manufacturing known heretofore merely composes and integrates MIS-FET or bipolar transistors, capacitors, resistors and diodes onto a single crystal semiconductor substrate.

Therefore, an active element as a MIS-FET or a transistor, is always formed on a single crystal substrate. Especially, for the channel region of a MIS-FET, and the base and the collector

of a bipolar transistor, single crystal semiconductors with sufficiently small concentration of recombination centers for carriers, electrons and holes, are used, since the lifetime of the carriers delicately affects said regions. Also, lattice defects or other lattice incommensurability and recombination centers by dangling bonds are the main factors of the soft breakdown or leak increase in reverse breakdown voltage at a PN junction.

The semiconductor device of the present invention was realized by enabling a reduction of the concentration of the recombination centers not in a single crystal semiconductor, but in a non-single crystal semiconductor(polycrystal or amorphous) to a small enough level.

In general, to form a semiconductor device, various ranges of temperatures are required. For example, in manufacturing a silicon semiconductor, impurity diffusion process at 900 to 1200  ${\mathbb C}$  , aluminum contact alloy process at 400 to 550  ${\mathbb C}$  , and thin film formation process by gas phase method (low-pressure CVD) The present invention is characterized as a are required. method adopting a process wherein an inert gas such as hydrogen, helium or neon, or a halogenide such as chlorine, in a chemically activated state, or an atomic state, is applied to a finished or partially finished substrate which has gone through all, or a part of the foregoing processes. In the present invention, such doping process is also called in a generic term, "induction curing". The advantage of the present invention resides in the fact that it electrically neutralizes a semiconductor, especially a non-single crystal semiconductor by the processes; applying high-frequency energy or micro-wave energy to inductively excite hydrogen elements (including deuterium) to make them chemically active, and leaving a semiconductor for 5 minutes to 2 hours in that atmosphere at a pressure of  $10^{-2}$ mmHg or more, so that the hydrogen elements are linked with the dangling bonds in the semiconductor, and also assist in making covalent bonds.

The following is the explanation of the present invention in accordance with its embodiment.

Fig. 1 is a cross-section of a MIS type field effect semiconductor.

The present invention was realized by the processes; forming a thin film of silicon oxide or silicon nitride in a thickness of  $200\,\mathrm{\AA}$  to  $200\,\mu$  , and implanting oxygen or nitrogen ions to the silicon substrate (1) surface by ion implantation at 150 to 300KeV. Said substrate is annealed for 10 to 30 minutes at 900 to 1100  ${\mathbb C}$  under a low-pressure or hydrogen atmosphere. Over this substrate, a silicon film is formed through low-pressure gas phase method in which silane( $SiH_4$ ), dichlorosilane( $SiH_2Cl_2$ ), and other silicide are made into a reaction gas at a pressure of 0.1 to 10TORR(mmHg) and at a temperature of 500 to 900 $^{\circ}$ C. heating source, RF induction of 1 to 10MHz is used, however, it can be substituted by resistance heating. This semiconductor film formation by low-pressure gas phase method was performed in accordance with Japanese patent pub. No. 51-1389. Of course it can be substituted by glow discharge method at a temperature of room to 500 $^{\circ}$ , or sputtering method.

By aforementioned processes, a silicon semiconductor film is formed in a thickness of 0.1 to  $2\mu$ . This film surface is a polycrystal when the insulating layer (2) is pure  $\mathrm{SiO}_2$  or  $\mathrm{SiN}_4$ , though it has an epitaxial structure partially containing nonsingle crystal when the volume of oxygen or nitrogen contained in the insulating layer is at  $10^{18}$  to  $10^{21}\mathrm{cm}^{-3}$ . However, the semiconductor film formed in this embodiment indicated a substantial epitaxial structure. It is very important to try reducing recombination centers to make the semiconductor as close to a complete crystal as possible.

The object of the present invention is to eliminate the recombination centers from a semiconductor film which holds a large concentration of recombination centers by inductive electric energy.

A field insulator (3) is formed in a thickness of 1 to  $2\,\mu$  in accordance with Japanese patents (pub. No.52-20312 and No.50-37500) invented by the present inventor. After this process, a 100 to 1000A thick gate insulating film (12), and if necessary, a contact (7) of the silicon semiconductor, then a gate electrode (11) by self-align method and a semiconductor film by low-pressure CVD method are formed respectively.

In addition. an overcoat (10) of  $SiO_2$  film in a thickness of To make the surface of this film flat, 0.5 to  $2\mu$  is formed. PIQ etc. can be also used instead of SiO<sub>2</sub> film. A hole (8) for aluminum electrode is made, and an aluminum electrode and a lead (8) are formed. When the channel formation region (4) is a Ptype, phosphorus and arsenic impurities are used in formation of a source (5) and a drain (6) to make them  $N^+$ -type of  $10^{18}$  to  $10^{21}\text{cm}^{-3}$ . For the gate electrode material, a metal such as molybdate or tungsten can be also used. Also, phosphorus impurity at a concentration of  $10^{19} \mathrm{cm}^{-3}$  or more cab be added to make it a low-resistance semiconductor lead. When this impurity concentration was at  $10^{19} \mathrm{cm}^{-3}$  or more, especially at  $10^{21} \mathrm{cm}^{-3}$ , the neutralization effect by the electric energy was not observed. On the other hand, the concentration of impurity in the channel formation region was as low as  $10^{14}$  to  $10^{17}$ cm<sup>-3</sup>, and was very sensitive.

It was widely known that carriers, electrons and holes, in an single crystal usually have structure-sensitivity. However, the present invention discovered that the structure-sensitivity is resulted by not the crystal structure, but the reaction of the r combination centers reside in it. The present invention aimed to neutralize and eliminate these recombination c nters which

gives this sensitivity to carriers. To realize that, the present invention adopted a process adding 0.1 mole%, typically 5 to 20 mole%, of hydrogen or helium. When hydrogen was added to the completed fig.1 (A) device, the lifetime of the carriers increased by 103 to 105 times. A C-V diode indicated the order of  $Q_{\rm ss}$   $\sim$   $10^{10} {
m cm}^{-2}$  which is almost the same C-V characteristic as the theory. The following is the method used for chemical excitation of an inert gas such as hydrogen or helium, or a halogenide such as chlorine. The apparatus is arranged in the way as such; a lateral type quartz tube having diameter of 5 to 20cm, typically 15 cm and length of 2m surrounded by RF induction furnaces, and a copper pipe coiled over them for water cooling purpose. The frequency used was 1 to 20MHz. An resistance heating furnace was placed the outside, and a heating element was arranged as to face vertically to the electromagnetic wave from the induction furnaces. The RF furnaces of 30 to 100KW were 5 to 55 pieces of the fig.1 (A) substrates, for example, silicon substrates(diameter of 10cm) standing on a port were loaded into the reaction tube. The ambient pressure was reduced down to  $10^{-3}$ mmHg. Hydrogen was applied into the tube, then the pressure was brought back up to the normal level. The tube was vacuumed once again to  $10^{-2}$  to  $10^{-3}$  mmHg, then set at  $10^{-1}$  to 10mmHg. While a reaction element, hydrogen or helium was being applied continuously from one end, the tube was being vacuumed continuously from the other end by a rotary pump etc.

After heating the substrates to 300 to  $500\,\mathrm{C}$  by the resistance heating furnace, voltage excitation was applied to the induction furnaces to perform doping. When current excitation was performed, it was found to be unfavorable by an observation that it heated only the metal walls or metallic parts of the substrates. Therefore, voltage excitation was adopted for activating the reaction gas. Moreover, when the temperature is  $300\,\mathrm{C}$  or more, hydrogen atoms or helium atoms can move freely in a solid body

as they are intentitial atoms. Therefore, we atoms could be doped to the concentration of a sufficiently equilibrium state.

After the doping, the ambient temperature was reduced down to the room temperature. In the mean time, the excitation of the reaction gas was continuously being performed. More precisely, heating + excitation were performed for 5 to 60 minutes, typically for 30 minutes, then excitation at the room temperature was performed for 5 to 60 minutes, typically for 15 minutes. When materials that are easy to melt or easy to be alloyed at a relatively low temperature such as aluminum, are used, the maximum heating temperature is set at  $500\,\mathrm{C}$ . A higher heating temperature (600 to 1000 $^{\circ}$ ) may be used when such materials are not used. However it is important to acknowledge that hydrogen and helium atoms etc. are easy to be desorbed from the atoms in a semiconductor, and freed as  $\mathrm{H}_2$  or  $\mathrm{H}_3$  in a temperature from 300 to  $500\,\mathrm{C}$ . Therefore, in conducting induction curing at high temperature, it is necessary to continue applying electric energy even after the temperature is reduced to the room temper-Moreover, the pressure inside the reaction tube is preferred to be as high as glow discharge, RF induction excitation, and induction curing processes allows.

Therefore, the present invention adopted the pressure at 0.01mmHg or more, typically 0.1 to 100mmHg for doping more than 0.1 mole%, even though the effectiveness of the present invention has been observed in an experiment under a pressure of 106 to 10-5mmHg. Of course RF induction can be done in a room temperature. At 0.001mmHg or less, it indicated an effectiveness in neutralizing the recombination centers of a low concentration in a single crystal. However, it experimentally required more than one hour of curing.

The frequency shall be microwaves. Especially a frequency between 50 to 1000MHz was found to be greatly effective and favorable even under an atmospheric pressure. In this case, use

of a waveguide as a reaction tube is preferal. Since the size of the waveguide is determined when TEM mode is made, it is better to perform the process by radiating microwaves into the curing oven like it is done in a microwave oven. The pressure in the reaction tube can be increased or decreased during induction curing. At a high temperature, a large amount of additives can be doped into a semiconductor because the equilibrium state between the gas and solid of the semiconductor is large. Therefore, an rapid cool-down while performing induction curing was more effective compare to a gradual cooling. For example, rapid cooling of 900°C substrates down to a room temperature allows the concentration of dopants to be 3 to 10 times of the concentration obtained by a gradual cooling. The reaction gas can be hydrogen only, or helium only. However, it is more preferable to perform an excitation initially by helium and later by hydro-Because hydrogen has a characteristic to be tied with dangling bonds, on the other hand, helium has a characteristic to promote unstable dangling bonds to connect each other. in an excited state had a semi-stability 10 to 104 times of that of helium, and enabled to obtain a large curing effect. precisely, curing with helium was performed for 5 to 15 minutes at 0.1 to 100mmHg, typically at 10mmHg, then curing with hydrogen was performed for 5 to 15 minutes at 0.01 to 10mmHg, typically at 0.1mmHg. Practically, 100% hydrogen or hydrogen mixed with 5 to 30% of helium or neon was used as the excitation gas.

The embodiment of the present invention was applied to devices such as fig.1 semiconductor device. The volume of said excitation gas was determined by Auger spectroscopy or gas chromatography wherein the excitation gas is doped to a semiconductor, the semiconductor is heated under vacuum to let it release the gas, and the volume of the gas is measured. It was found that the excitation gas was applied 0.1 mole%, typically 1 to 20 mole%. Of course it is more favorable to add 20 mole% or more,

30 to 200 mole\* more, and 30 to 200 mole. However, a tendency of saturation was observed in general.

Needless to say that the present invention method can be applied not only to non-single crystal semiconductors, but also to single crystal semiconductors. However, the effectiveness of the method was more obvious in non-single crystal semiconductors. In the following embodiment of the present invention, the same induction curing method was used.

Fig.1 (B) is an embodiment of SOS(Silicon-On-Sapphire). The figure shows a 0.02 to  $2\,\mu$  thick semiconductor formed by epitaxial growth on an alumina, sapphire or spinel substrate, a field insulator (3) where a source (5) and a drain (6) are buried, a semiconductor direct contact (7), a self-align gate electrode (12), and a CVD  $SiO_2$  film (10). In this case, the alumina component of the substrate and semiconductor (9) are connected, and the region indicates non-single crystal state. Due to this, the formations of the source and the drain were abnormally diffused. Therefore, even if the semiconductor film of 0.01 to 0.3  $\mu$  could be obtained, the device was not practically usable. However, if the excitation process is performed on a finished or an almost finished semiconductor device, recombination centers of the incomplete layer (9) is reduced down to 1/100 to 1/10000 of the concentration before the process, and the device can be handled as a single crystal.

This excitation process is greatly effective in neutralizing the interface state between a semiconductor substrate and a gate insulating film, or dangling bonds in a gate insulator, therefore, is very preferable method to improve MIS-FET manufacturing.

Fig. 2 is an embodiment of the present invention.

The method of Fig.2 attempts to manufacture a highly concentrated integrated circuit (LSI, VLSI) having a concentration of 2 to 4 times of that of conventional devices by providing the

second MIS-FET of or on an upper layer of, the first MIS-FET.

The following is the explanation in accordance with the fig-

ure.

In fig.2 (A), the insulating film (2) such as silicon oxide in a thickness of 0.1 to  $2\mu$  is formed on the semiconductor substrate (1).

In this case, the substrate does not necessarily be a semiconductor. If it satisfies the conditions on the thermal conductivity and processing etc. in a practical thermal processes, it can be an insulator. In this experiment, polycrystal silicon is used. The insulating film (7) is formed by oxidation of the substrate (1).

Over said surface, a semiconductor silicon film is formed in a thickness of 0.1 to  $2\mu$  by low-pressure CVD method. The field insulator (3) is formed in this P-type semiconductor layer which has an impurity concentration of  $10^{18}$  to  $10^{16} \text{cm}^{-3}$ , by selective oxidation using double masks of silicon nitride and silicon oxide. Etching of said field insulator to approximately the same level as the semiconductor layer surface, and removing of a part of the semiconductor layer before silicidation, are also acceptable.

The gate insulating film (12) is formed in a thickness of 100 to 1000A on the surface. This gate insulating film can be a thermally oxidized film formed by oxidation of the semiconductor layer, a film having double layered structure with oxide, phosphine glass, alumina and silicon nitride, or a non-volatile memory forming clusters or films by semiconductors or metals. After this, the second semiconductor layer in a thickness of 0.1 to  $2\mu$  is formed on the surface, and removed selectively. In this figure, a part of said layer is forming the gate electrode (11), and the other part is forming the source (25), the drain (24) and the channel region of the second MIS-FET. The source (5) and the drain (6) of the first MIS-FET are formed by ion

implantation ut willing the gate electrode (1) as a mask. Of course thermal diffusion can be used instead. As the figure indicates, the gate electrode (11) is connected to the source (15) of the second MIS-FET via field insulator (3) which is not indicated in the figure.

After forming the third semiconductor layer (21), the source and the drain of the second MIS-FET are formed by ion implantation or thermal diffusion utilizing the gate electrode (21) and the gate insulator (22). The figure indicates the second MIS-FET provided in the diagonally upper position from where the first MIS-FET is provided. However, the arrangement, the sizes, and the wiring of MIS-FET can be determined by the designer's own preference. As the figure (B) indicates, a resistor and a capacitor can be formed at the same time, on the same substrate, and also a diode such as a protection diode can be formed.

The fig.2 (B) shows a P-channel or a 4-channel MIS-FET comprising; the field insulator (3) in a thickness of 0.5 to  $2\,\mu$ formed by selective oxidation on the single crystal semiconductor substrate (1), the gate electrodes (11) (11'), the source (4), the drain (31), and the drain (5) doped with phosphorus or boron at a concentration of  $10^{19}$  to  $10^{21}$ cm<sup>-3</sup>. It is an example of an inverter wherein the impurity region (31) is utilized as the drain of one MIS-FET, and also as the source of another MIS-FET. The insulating film (10) for overcoating purpose is formed at a thickness of 0.5 to  $2\,\mu$  . When this surface is flat, precision processing can be applied to the third MIS-FET which is to be formed on this surface. Over said surface, a non-single crystal semiconductor layer is formed in a thickness of 0.2 to  $2\,\mu$  . impurity concentration of this layer shall be at  $10^{14}$  to  $10^{16} \mathrm{cm}^{-3}$ to make it a P-type, and the channel region (29) is required to work sufficiently as a channel during operation. The non-single crystal resistor (37) is connected to the source of the third MIS-FET and to the lead (38) by photo masking. The drain (27)

is connected to the electrode (34) under the capacitor. The gate insulating film on this surface is an insulator to the capacitor, and at the same time, a gate insulator of the third MIS-FET. On this film, the gate electrode (21) and the upper electrode (36) of the capacitor are formed. In this experiment, aluminum is used as the material for this formation.

The substrate electrode of the third MIS-FET is connected to the gate electrode of the first MIS-FET so that substrate bias is applied, and the gate electrode (11) is substantially able to control the channel states of the both MIS-FET. If a gate insulator is formed between the channel region (29) and the gate electrode (11), of course the third MIS-FET has to have a double gate structure having gate electrodes at the above and the Of course, the upper gate electrode can be removed. That is, a distinctive characteristic of the present invention is to control two MIS-FET by a single gate electrode, and one MIS-FET by two gate electrodes. Moreover, not only a lead, but an active element like MIS-FET, or a resistor, a capacitor and a diode can be provided on a single substrate. In addition, if these elements are integrated, the density of the elements can achieve 2 to 10 times of the elements formation of the device indicated in fig.1. The present invention method would not be possible without the "induction curing" which is, not only able to eliminate recombination centers in a single crystal semiconductor, but also able to offset or neutralize the interface state resides in a polycrystal or amorphous semiconductor, an insulator, or an interface between a semiconductor and an insulator by an inert gas or hydrogen as explained by fig.1 (A) and (B).

As in aforementioned explanation, forming silicon nitride overcoating films on the semiconductor devices of fig.1 and fig.2 by plasma method after the curing process is preferred. It is because the silicon nitrid overcoating film confines the

hydrogen or hele atoms doped into the seconductor device, and prevents them from getting out by its masking effect against those atoms: Therefore, along with sodium contamination prevention effect, it is greatly effective in improving the reliability.

In the embodiments of the present invention mentioned here, silicon semiconductors are mainly referred to. However, the same result can be obtained in germanium semiconductors and also compound semiconductors as GaP, GaAs, GaAlAs, SiC and BP.

In addition, the present invention is effective, not only in MIS-FET, but also in all semiconductor devices such as bipolar transistors or its integrated devices such IIL, SIT and LSI ICs.

#### Brief Description of Figures

- Fig.1 shows cross-sections of an embodiment of the present invention.
- Fig.2 shows cross-sections of an embodiment of the present invention.

### (B) 日本国特許庁 (JP)

①特許出願公開

## @公開特許公報(A)

H 01 L 29/78 29/04

**うれる 再本 野歌 のださって** 

❸公開 昭和55年(1980)4月12日

(全 7 頁)

## 砂半導体装置およびその作製方法

頭 昭53-124022

顧 昭53(1978)10月7日

**仍**発 明 者 山崎舞平。

· 表面如为于主体属主点 29/06 4 形态力

番21号 ②出 -願 人 山崎舜平

二~三東京都世田谷区北烏山7丁目21

- 東京都世田谷区北烏山7丁目21

血配したガスを添加させることを特徴とした

(2)

#### 5 発明の評価な説明

本発明は、非単数基半導体を半導体最重の少くとも一部に有する半導体最重かよびその作製方法に関する。

アスミ大は多結晶のいわゆる非単鉛品半導体と

(文) り成り、かつとの半導体中には水果、ヘリップ のような不信性気体を大は塩果のようなハッグ (ン化物を C. 1 モルバーセント以上成人せしめる ことに関する。そしてこの非単語品領域で不対 競合手等による為競合中心を中和かつ情報せし しなることを目的としている。

> その結果、包子またはホールの移動度をこれまで知られている早期品の場合に等しくまたは 数略等しくさせることを目的としている。

> 本発明はかかるMIS-PET 、さらにキアパンタ、症状またはダイオードが半導体基板上、上向が絶滅物より成る基板上、さらにまたはあ

(3)

1 のMIS - PETが当れた設けられたその上方 または上方面にあるのMIS - PETとして設け られることを目的としている。

在来半導体装置は早超品の半導体基本に対し MIS-PETまたはパイポーク型のトランジス ま、さらにまたはそれらをキャパショ、並抗、 ダイオード等を同一基項に複合化して実現化し た袋羹を製造するにとどまつていた。

とのため、アクテイプエレメントであるMIS

14

ーFETまたはトランジスタは必ず早菇品番取化 取けられていた。特にMIS - PETにおいては グイト以下のナヤネル無減、またパイポーラ。 トランジスタにおいてはペース、コレタタはヤ ヤリアのライフタイムが散かに影響を与えなた め、その領域はヤヤリアである電子またはホー Aに対する再類合中心が十分小さらにPN要合に おいても走方向針比においてフト・プレイタ。 チリンまたはリータ度大は格子欠陥その名。 テクンまたはリータ度大は格子欠陥その名。 テアモ、不対話合手による舟部合中心がそれら の急化の主因であつた。

本発明はとれらの根本原因である内部合中心 の密度を平路品でをい存年組品(多部品を元は アモルファス)にかいても十分小さくすること を可能とし、その組集初めて完成したものであ

一般化学場体質量を形成するだ。大つでは、 依々の無度における単処理を必要とす。。 例え はシリコン学場体においては988~1288でで

の不純物の熱拡散、400~550で化シけるアル ₹==-L0=>\$1+0T=1,550~100 でにかける敵化産業、気化産業、シリコンの気 祖岳(献圧CVD)による。崔集作祭である。 本 発明はこれらのすべてせたは大部分の形形屋工 種を紙た模式として光度された大部分が光成し た単導体優貴に対し、水果、ヘリクムのようを 1921、 不信性気体、増まのようなハッグン化物を化学 的に信任されば菓子状態でお加することを告点 とする。本発明ではかかるお辺作用を転移して 前ボキエリング (induction curing) ともいう。 特化水水(宝水木も含む)と高端皮エネルギス たはマイクロ袋エネルザドより再再放びしじ子 的危性状態にし、その事態気外に 1 0-7 mHg ル 化非平衡基中基本中心不同的合乎と前 し、すらにせたは不対処合手門及を互いに共有 組合せんので気的に中地することを外回として

15

ш

特別配55-50664 (3)

٠, ٠,٠

以下にその実施例に従つて本発明を説明する。 あ1回はMIS競電作効果半導体の最新由的 である。

この発明は、ジリコン学界体帯を(1)上に200 A~2 mの単さの酸化理器を充は低化性素の影響を形成して、これに単導体系を表面より150~500 KeVのイエン住入法により披ませたは優まを打ち込むことにより収取した。これを其空状態または水素が開気にて100~1100でで10~30分でユールを行なつた。さらにその上面に減圧気相伝によりシリコン膜を形成した。これはシラン(SiRe) ジタロールシラン

0.1~10TORR(画Bg)の圧力状態にした上、500~900での温度で行をういわゆる試圧気相 伝化よつた。発熱は1~10MHzの高端皮膚等を 用いた。しかし最初加熱でもよい。との気圧気相 住化よる半導体膜の形成は特全的 51-1589 化基づいた。もちろん重温~500での温度でクロー放電圧さたはスペッチ 在を利用してもよい

・(SiHsCLs)その他の強化物を反応性気体として

(7)

こうしてこの上面に Q 1~2 m の厚さのクリコン半導体 異を形成した。この製面は 絶数 m (2) が 純粋の SiOs t たは Si sN4 に あつて は多結 品であったが、この世来または 登末の 愛が 1 0 m ~ 1 0 m ~ 2 である 場合に は 非単結 品を一部 に 含むエピタキシアル 表面 であった。しかし 不実 施 例にかいては、 実質的に エピタキシアル 表面 と なって いた。しかし 再結合中心より少しくしょり 完全 結晶 と 向等の 半導体 とすること は きわめて 重要

本発明はかかる舟頭合中心の間底の多い半時体質の再節合中心を誘導電気エネルギにより除 去するととを目的としている。

フィールド地域物(3)を1~2 # の耳さに、本 発明人の発明による特許(特公昭 5 2 - 2 0 5 1 2、 特公昭 5 0 - 5 7 5 0 0)に基づき実施した。 この 位、 ゲイト地域製 (12) を 1 0 0~1 0 0 0 A の 単さに作 り、また必要に応じてシリコン半導体のコンタ タト(7)を形成し、その上にセルファライン方式 によりゲイト電低 (11) を、成任 C V D 任により

(8)

半導体展を作つた。

( : 3

加えて SiOz異のオーパーコート (10) を Q 5 ~ 2 4 0 単さ 化 米成した。 と 0 時 と 0 上面 を 平担 出とするため SIOa製のかわりにPIQ等を用い てもよい。アルミニュー人の生物の大るけ印。 さらにアルミニュームの電車、リード向を形成 した。ソース(5)。ドレイン(6)はテヤネル形成像 ★(4) が P 型 て る つ て は 1 0 m~1 0 m~1 0 m~ の N 型 の 不規物例えばリン。ヒポにより触収した。グイ ト電磁をモリプデン、メンタステン等の会員で 行をつてもよい。また10<sup>10</sup>m<sup>-3</sup> 以上の長度だり ン界を従入して、低級抗の半導体リードとして もよい。この不見物が18<sup>800-18</sup> 以上、祭に10<sup>88</sup> ca-8 と多葉に進入している場合は、不見別の覚 気エネルギによる甲和の効果はみられをかつた。 「銀刀ティネル製泉以不開始投資が 1 g M~ 1 g Han\* の世界女 り、私めて歌事で る。

電子を大はホールのキャリアは早日品では一 個に現金収息性をもつことが知られていた。し 少し本発明にかか、銀金製品性が旧品明達に用

因するのではなく、その中に存在する希腊合中 心の反応に希因するものであることを発見した 本発明はその結果との敏感性を与える再語合中 心を中知所依させようとしたものである。CO 、ため、本発明化シいでは、とこに次ませたはへ リウムを11モルパーセント特に5~20モル スーセント救加した。その引来、第1回Wの株 金が出来上つた仏、水本のぬかによりキャリア のライフォイムが 1 03~ 1 05 倍化なつた。じ‐ V ダイオードによつてら Q<sub>18</sub>=1 0 <sup>M</sup>m<sup>-1</sup> のオーダ のはは単輪はりのC-V特性を示していた。ホ ま、ヘリウムのような不合性ガス、な本のよう 在ハッグン化物の化学的数据は以下の方法に表 つた。 ナセロち被罪の責任 5 ~ 2 8 四条K 1 5 命(共ささゅ)の石英書化対しその外質化高度 かをリング状化水片を可せにした異常を スパイラル状だもくととだより実施した。 縁貫 数は1~20Mix とした。さらだこの外質に乗 抗血物学をこの病場学の覚慮症に対し血力ださ るように発色体を配象して行なつた。両者表ア

特階部55-53664(4)

は30~100KWのものを用いた。との反応費の 中にあり間切の半導体装置を形成した基を例え はシリコン基数(直接10m)を5~50枚ポ - トに林立させる形でそうてんした。さらにと れた10-3mHgの圧力にまで減圧した。その長水気 を非文し、常圧付近にまてもどした。さらに今 一度 10-3~10-3 mHg にまて其空にし、その姿 テンタテス 10-Factionalizとした。反応をはたえずー方よ ご思さるようより水点がベリガスを導入し他方よりローメリー べえ、スクロローターニメまンプ等により実生引きを連続的に行なつた。 お加は世代加州炉により差板を300~500で 、一人の略し、その後の具体がを電圧的起させた。 電視励起をさせる場合は、当れての会員要さた は金属質の部分のみが局部的に印制されてしま こう # ウェヴ、好せしくなかつた。とのため、及応伊集体 21198-1286の依住化は電圧機場とした。さらに重度が500 プロコッチン ガス以上であると水井原子。ヘリクム原子は自由 ○ > : 東○ × 0 化との関係中化投入量菓子(インメースライション) 。とのため十分な平台状態の衰竭だまでとれらの

原子を半導体中にお加てきた。 この後との製食を製料だまで下げた。この間 6.女心尹気体の助起を伏けていた。即ち、加斯 十助起を5~60分弁に50分枚け、その従当 単ての印起を5~40分件に15分行立つた。 加無量反はアルミニューム等の比較的体が進度 て合金化さたは常田する材料がある場合は、 5 0 0 ℃が上帆であつたがそれ以外の場合はそ れ以上の選集(400~1000で)であつてもよ い。しかしひとつの大切なことはホス、ヘリク ム等は300~500Cの盆皮で牛綿体中の原子と の新台をはずれHeまたはHeとして外に表面され ヤナい。とのため、高年化シける身界キューリ ングを行むり場合の重片を単位にてて下げても 移導キューリングのための電気エネルギを加え 被ける必要がある。さらに反応者や内の圧力は

グロー政策での他の英国教育専助起せた江府は

ユーリングが可能な遺出で高い方がみましい。

○元効果が戦略されたが、私加急をદ!モル

パーセントをたはそれ以上とするためQ01mHg 以上外にQ1~100mHg とした。もちろん窓包での角斑皮膚球を行なつてもよい。Q001mHg以一・下にかいては早前品中に存在する低い密度の方で、融合中心を中却する効果があつた。しかしそのとまるご場合複数的には約1時間以上のキューリングを

その関級ははマイチの度であつてもよい。外 に関数なが50~1000MBIであつた場合は反応 資内の圧力が常止であつてもその効金は各しく あり、好ましかつた。その場合、反応者は再度 者とすると好ましい。TEMセードを作る時、は 成者の大きさは分数的に決められてしまうため、 電子レンジのようにマイチの最をキューリング 用オーデン内に傾射して実現すると対えしの丘 の場合である。 と呼ばないのであるないのではある。 と呼ばないのであるといる。 のないではあるといる。 のないではあるとなった。 のないではあるとなった。 のないではないではないではない。 と呼ばないのではないである。このた のののののではないである。このた ののののにした状態であるキューリングをしつつ

本品用方面を引り回のような中央な技術に失 たしたが、かかる数据カスの最初度の何をは中 時体にかかる気体を個人しその事をと見を中で 知思し、かかる気体を数田させてそのをを見ま 化するいむゆるカスクリットクミたはオージェ の分文法により変変化した。その場合あなカス

ての起ガスとした。

-302-

特別贸55-50664 (5)

は41 モルパーセント 特化 1~20 モルパーセント 松加されている こと 利明した。 もちろん 20 モルパーセント以上 50~200モルパーセントを加えることはさらに好ましい。しかし一般には思知は向がふられた。

本発明方法は非単新品のみではなく、早知品の半導体に対しても阿様に適用できることはいうまでもない。しかし特に非単語品半導体の方がその効果は無量であった。以下の本発明の表記がいてもこれまで記載したと阿根の方法によってお導やユーリングを行なった。

8

ソース、ドレインの形成が具常温度をからしてしまった。このためこの牛県体験はその厚さを Q01~Q5×の厚さに作るととがたとえてもい。 実用上は役にたたなかった。しかし本場のように、Q01~Q5×の厚さであっても、ど死のののではないのではない。 の半導体デバイスを発展されたははとので発生を せた疑認を処理を行なりならは、こののとその 世末が減少し、これまで知られている早めた。 この節を処理は半導体をしているようになった。 この節を処理は半導体をとゲイトを破り中に のの節を処理は半導体をより、との 関係でする不可認合手を中和する効果が多して がなずる不可認合手を中和する効果が多して が、MIS・FETの作数医の同上にきわめて まし、の方法であった。

🚉 🕆 稿 2 図は協の平発男の実施例である。

このあ2回は、ひとつのMIS - FETの上側 または上方面に対して第2のMIS - FETを必 け、これまでより2~4倍の高密度の映像回路 (LSI、VLSI)を製造しようとしたものであ

Ge

ა.

^ こ 以下に図面に従つて説明する。

第2 図図は学導体子表(I)上に低化理系のよう
な連続展(2)を 0.1~2 m の単さで形成した。 C の
では、3 本のは、場合手板は学導体である必要は必ずしもない。
またが、 2 本の後の無処理実用上の無伝導、加工等の条件
なった。 を耐たせは絶縁物であつてもよい。 C とでは多 調益シリコンを用いた。 連続展(7)は基本(I)を使 せして無以した。

さらにこの上面に減圧CVD在を用いて多様には はクリコン数を 0.1~2 mの単さて形成した。P 型でその不見物表表は 1.0m~ 1.0m~ であつて、で この半導体質を望化症状、放化量素の二変数を マスタとした過程度化症状よりフィールド色酸で 物(3)を半導体層に確定して制度した。この節こ のフィールド色成物(3)と半導体層とは収略同一 平面になるようにフィールド色放射をエフテして でもよく、また強化類に半導体層の一部を依要して していてもよい。

きらにゲイト地位数 (12) 七100~1800人の

厚さに形成した。 このゲイト地域質は半導体性 の数化による単数化鉄であつても、また以化物 とリンガラス、アルミナ、盆化造まとの二宝株 金であつても、またこのゲイト発展毎年にメラ スタミたは典を学導体さたは会長で形成する小 弾丸セメモリとしてもよい。 とのせての上血化 格2の平将体指を 0.1~2 m の早さにお収し過れ 的に無去した。この四郎ではそのひとつはケイ ト電泳 (11) 他はあるのMIS - FETのソース (25)、ドレイン (24)、ナヤネル無税 (29) とした ゲイト電機 (11) をマスクとして、ありのMIS-PET のソース(5)、ドレイン(6)をイオン任入丘K より無威した。もちろん無私な圧を用いてもよ い。そらに凹血より明らかなようにゲイト電板 (11) 世間示されていをいフィールド記載物(3)上 七種であるのH15-FETのソース (15)だみいを

第2のMIS-PETUS5の中央保護 (21) セン・製成して会。ダイト電池 (21) とその下のグイトー、連載物 (22) とによりイエンを人伝えたは単仏な

623

~~

特別部55-53664 6

任を利用してソース、ドレインを依取し作和した。この図由は終1のMIS - PETの約上方に 第2のMIS - PETを設けたものである。しか しこのMIS - PETの配式、大きさかよびそれ せれの配理は設計の自由考に従つて立されるも のである。さらに四に示すように強気、キャパ シタを同時に同一事故に作り、また保護ダイオ ード等のタイオードを作つてもよい。

# 2 図四は早超品干導体基板(1) に対し追択破化によりフィールド連載物(5) を 0.5~2 m の単さに形成している。 加えて半導体等のゲイト電板では1) (11) (11) を設け、ソース(4)、ドレイン (51)、ドレイン(5)を 1 0.10~1 0.11 cm² の過度にボロンまたはリンを促入させてアチャネルまたは 4 チャネル MIS - FETを形成させたものである。 不同物 観点 (51) は一方のMIS'- PETのドレインである。 さらにこの実施例である。 さらにこの上面にオーバーコート用絶縁級 (10) を 0.5~2 m の 単さに形成して、この上面が平泊面であると、

この上悔に作る第3のMIS-PETに対し彼々
加工が可疑である。この後、この上由に非単級
品半退体を 0.2~2×の厚さに形成した。との不
調物機能は 10<sup>14~10Mem<sup>-3</sup>TP 似とし、テキネル値
域(27)が動作 # 長 で十分テヤネルとして 前くこと
を保存とさせた。 さらにフォトマスタにより非平
出品の低度(37)をこの第3のMIS-PETのソースに通話し、リード(34)にごなげた。ドレイン(27)
はキャスシタの下負置後(34)に連結した。との
上面のケイト逆級 以キャスシタの移覧体であ
り、かつ第3のMIS-PETのケイト逆級 初である。この上面にゲイト電低(21)かよびキャスシタの上面にゲイト電低(21)からでキャスシタの上面にゲイト電低(21)からの実施例ではこれらはアルミニューム金属を用いた。</sup>

ボシのMIS - FETの基本電化は 半年パイヤスが印加されるように割りのMIS - FETのゲイト電板に連結されてかり、ゲイト電板 (11) は実質的にふたつのMIS - FETのテヤギル状態を制件できるようにしてわる。もちろんこのテヤネル検収 (29) とゲイト電極 (11) との間にゲイト連続的が形成されるならは、第3のMIS -

u

FETは下向と上側にゲイト電極を有するダブルゲイトMIS-FETとなる。もちろん上側のゲイト電極を除去してもよい。即ち、ひとつのゲイトで本たつのMIS-PETを勧御したり、またふたつのゲイトでひとつのMIS-PETを動向したりするとが本発剤の特徴である。加えて、同一番板にリードのみではなく、MIS-PETのようなアクティブエレメントまたは低低、キャパンタをらにダイオードを殴けることもできる。加えてこれら異数のエレノントを機関にするならは、減1回にボールのみのエレノントの形成に対し、その2~10倍の密度とすることが可能である。

は本事がは比とのW、四にかいてすてにあれる。 田の政権の観記したように「森場キュア"をこれ、 れちのデバイスを発展させたり、または大品分 光度させた他行立うことにより年間品予場はて の再動会中心を販売することのみ立らず、多思 品またはアモルファス界性の平場はまたは色数 物会さらにまたは平場体と必然物体との作品に 存在する界面単位を不信性気体でや視 または水 気等により中和できることにより皮めて可能と なるものである。

以上の取明にかいてとれら第1回、第2回の 中部体験質がキュアされた後輩化差まをブラズ マ性で形成しオーペーコードをするのが対すしり い。なぜ立ら盆化選素は水果へりウム等の放子 に対してもマスク作用を有ったの一変半導体 製造内に愈加された水果、へりウム等を到じて れに立ないようにする効果があるからである。 そのためれ思よりのナトリウム等の丹袋的止に 加えてれて 在側上の効果が難しい。

本名別の実現例だかいては牛崎体育的として はショコン半球体を中心として収別した。しか しこれはゲルマニューム等であつても同様であ g、GaP、GaAs、GaALAs、SIC、BP等の化合物平 単体であつても角性である。

加えて、中非体質性は単化MIS-FETK限定されることでく、パイメーク度トランジスタ またはそれらを異様化したIIL、SIT等OIC、

**2** 


LSIであつても何度であり、すべての半導体袋 変に対して有効である。

4.図面の簡単な説明

35.1 図は本発明の実施例を示す故断面図である。

新2回は本発明の他の実施例を示す無断面図 である。

> 毎年出版人 山 明 寿 (会)



¥ 10

**(23** 

